岗位职责:
1、参与神经网络加速器模块数字前端设计、微架构设计。
2、参与模块RTL代码编写。
3、与验证同事合作,完成模块功能验证及调试。
4、参与神经网络加速器微架构文档的协作,撰写和维护。
任职要求:
1、硕士及以上学历,1年以上工作经验;
2、熟练掌握Verilog、System Verilog;了解深度学习算法和计算机体系结构知识基础;较强的英文论文阅读理解能力;
3、热爱学习,有较强的自我管理能力及良好的团队协作精神。
4、有如下经验者优先:
(1)有FPGA或者IC加速器的实现经验,包括NPU、GPU、ISP、Video、或者通讯系统。
(2)熟悉ASIC设计流程和相关EDA工具,有一定的脚本编写能力。
(3)熟悉AXI/AHB/APB协议,有大型SOC系统经验或知识,及相关流片经历。
(4)熟练掌握C/C++/Python,熟悉相关的调试方法和调试工具。